多通道類比至數位轉換器:LTC1867

LTC1867 是 Linear Tech. 家的一顆 16 位元/8 通道/0 至 4.096 輸入/最高取樣率 200kSps 的類比至數位轉換器(ADC)。LTC 維持一貫的特色,讓這一顆 ADC 十分容易使用。其功能針腳十分精簡,電路佈局也很好拉線。8 個類比輸入通道除了單端型(Single ended)輸入外,也可以設定為差分型(Differential)輸入,或混用上述兩者。另外也有 LTC 家常見的自動瞌睡模式(Auto. nap mode),既使不做電源管理也能有效的減少不必要的功耗。

ltc1867
LTC1867 的外觀

以下內容以 LTC1867 的 A 規為主。文中部分圖文取自產品規格書(2015 年 12 月)。

功能方塊圖

functional_block
LTC1867 的功能方塊圖

從上圖的功能方塊圖來看,右側針腳 1 至 8 為類比電壓輸入的 8 個通道,8 個通道匯集至內部的多功器(Multiplexer),為典型的循序取樣的 ADC。內部有一組低溫度變異的 2.5 伏特直流電壓源,同時也可以在 VREF 針腳取得做為外部使用。該 2.5 伏特的直流電壓源經內部的 OP 放大器放大到 4.096 伏特(沒有標示在圖中),供做 ADC 取樣的參考上限準位。

針腳 16 與 15 分別是電源輸入與地(Ground),其中電源需求為 5 伏特。針腳 11 至 14 則是一般的 4 線 SPI。這一組 SPI 並不需要額外的 R/C(CONV)或BUSY(DRDY)這種 DIO,以常見的處理器或微控器就能操作。

pin_config
LTC1867 的接腳定義

其封裝接腳(上圖)依功能性大致上分成其中一側的類比端與另一側的數位端。封裝為 16 針的 SSOP。

一般接線

typ_connection
LTC1867 所需的外部元件示意

LTC1867 不需要太多被動元件,除了電源的部分至少要接上一顆旁路電容(Bypass capacitor),剩下的僅需要在 VREF 與 REFCOMP 各別接上至少 2.2μF 與至少 10μF 的電解電容即可。

類比輸入

LTC1867 的預設輸入範圍為 0 至 4.096 伏特。將外部的直流電壓源──例如 5 伏特──連接至 REFCOMP 針腳,並把 VREF 接地,就能把類比輸入範圍擴增到 0 至 5 伏特。在這個輸入範圍下,訊噪比(SNR)能達到理論上的 90dB。

internal_ref_circuit
LTC1867 內容的電壓準位電路示意圖

LTC1867 也能以外部的 2.5 伏特直流電壓源取代內部的。由於 LTC1867 內的電壓準位表現已經很好了,一般來說不需要做如此的設定。由上圖可以看到,其內部 2.5 伏特位準(VREF)或取樣時使用的 REFCOMP 的位準都是可以調整的,唯上述兩項只能擇一調整。

mux
不同的取樣模式設計

取樣模式非常多元,單端差分或是混用兩者都是可行的(上圖),而且只需要在 SPI 通訊時進行設定即可,相當方便。

差分取樣理論上訊號品質上較單端取樣好,但能使用的通道上限較少(最高 4 組)。將全部或部分通道(例如 CH0 與 CH1)設定為差分取樣後,取樣的紀錄方式即更改為 Bipolar 的模式,也就是例如 ±2.048 伏特(預設)。需注意的是,雖然標榜是「差分」取樣,若 + 端與 – 端準位差大於 ±2.048 伏特,仍能只能取得 ±2.048 伏特這組上下限值。

數位介面

LTC1867 的數位介面是一般標準的 4 線 SPI,包含取樣模式、選取的通道、取樣資料、休眠模式都可以直接設定。

數位介面允許最高 40MHz 的 SPI 時脈(SCK);ADC 的轉換時間(Conversion time)約 3μs,再加上約 1.1μs 的資料擷取時間,一般來說可以達到最高 200kSps 的取樣率。

spi
取樣波形示意圖
waveform
在 CH7/COM 設定為取樣 – 端時,對 CH5 進行取樣的波形

休眠與自動瞌睡

在數位通訊介面中,可以將 SLP 位元設定為高準位(Logical high),LTC1867 即進入休眠。即使不進行休眠設定,LTC1867 在不取樣時也會自動進入瞌睡模式。在休眠或自動瞌睡模式下,平均功耗都可降低至 10mW 以下(當然前者的功耗較低)。

需注意的是,在瞌睡模式下,VREF 與 REFCOMP 是正常工作的;不過一旦進到休眠模式,所有的針腳連同 VREF 與 REFCOMP 都停止運作。從休眠到啟動需要 60ms 的喚醒時間。

低通濾波選項

filter
低通濾波的選項

LTC1867 的輸入通道可以直接連上 1 階的 RC 濾波器。不過考量到通道的阻抗,低通濾波器的 cut-off 頻率不建議定得太低。上圖的的例子約為 1.6MHz。整體而言,並不適合用做為去頻疊濾波器(Anti-aliasing filter)使用。

電源與電路佈局

LTC1867 並沒有把數位與類比的電源/地分開。電路板設計上建議仍區分類比與數位地,兩地之間以單點的方式相連,連接點靠近 IC 本身。

VDD、VREF 與 REFCOMP 這類電源針腳建議使用鉭質電解電容配上一個低容值的陶瓷電容(例如 0.1μF)。品質當然愈高愈好(低 ESR 的、NP0 或 C0G 的),擺放位置臨近於 IC。

結語

LTC1867 其接線容易、介面單純、通道設定簡單,功耗管理輕鬆,也不需太多額外元件,整體的效能與規格都在水準之上。缺點大概是少了自動或手動誤差校正的功能。就一般的量測應用來說足矣。

廣告

發表迴響

在下方填入你的資料或按右方圖示以社群網站登入:

WordPress.com Logo

您的留言將使用 WordPress.com 帳號。 登出 /  變更 )

Google+ photo

您的留言將使用 Google+ 帳號。 登出 /  變更 )

Twitter picture

您的留言將使用 Twitter 帳號。 登出 /  變更 )

Facebook照片

您的留言將使用 Facebook 帳號。 登出 /  變更 )

w

連結到 %s